



UNCUYO
UNIVERSIDAD
NACIONAL DE CUYO



**FACULTAD
DE INGENIERÍA**

**Licenciatura en Ciencias de la
Computación**

Arquitectura de Computadoras II

Unidad 2

Arquitecturas Paralelas



Temas



Tipos de sistemas paralelos (Clasificación de Flynn)

Paralelismo a nivel de instrucción

Paralelismo a nivel de hilos (Procesadores multihilo simultáneo)

Paralelismo a nivel de núcleos

- Arquitecturas multi núcleo simétricas

- Arquitecturas multi núcleo heterogéneas con igual ISA o con ISA diferentes

- Sistemas CPU-GPU, CPU-DSP. GPGPU. Introducción a CUDA y OpenCL

- Sistemas operativos para multiprocesadores.

Paralelismo a nivel de computadoras (Cluster)

Paralelismo a nivel de datos (SIMD)

Sistemas RAID (arreglos de discos duros)

Performance y escalabilidad

- Speedup y eficiencia

- Modelos de problemas paralelizables

- Paralelismo en el software



Tipos de sistemas paralelos

Clasificación de Flynn

Propuesta en 1972. Cuatro clasificaciones:


- **SISD**: Single Instruction, Single Data
- **SIMD**: Single Instruction, Multiple Data
- **MISD**: Multiple Instruction, Single Data
- **MIMD**: Multiple Instruction, Multiple Data



Tipos de sistemas paralelos

Clasificación de Flynn


- Single Instruction, Single Data (**SISD**): Una única secuencia de instrucciones y una única fuente de datos.
 - Implementación: Una única unidad de ejecución operando sobre datos en una única memoria.
 - Ejemplos: Arquitectura de procesador único (**primeras computadoras, sistemas embebidos simples**).





Clasificación de Flynn


- Single Instruction, Multiple Data (**SIMD**): Una única secuencia de instrucciones y múltiples fuentes de datos.





Clasificación de Flynn

- Single Instruction, Multiple Data (**SIMD**): Una única secuencia de instrucciones y múltiples fuentes de datos.





Clasificación de Flynn


Single Instruction, Multiple Data (SIMD):

- Distintas implementaciones:
 - Una única etapa de búsqueda (fetch), decodificación y envío de instrucciones (issue) enviando esas instrucciones a **varias unidades de ejecución** (UE). Cada UE ejecuta la instrucción pero sobre distintos datos.
 - **Varias ALUs** que ejecutan la misma instrucción sobre distintos datos (ALUs superescalar).
 - Pipeline sobre la ALU: Una ALU ejecuta la instrucción sobre diferentes datos “casi” al mismo tiempo (pipeline de datos).
- Ejemplos:
 - Procesadores matriciales o vectoriales.
 - Extensiones MMX o SSE de x86
 - GPUs, GPGPUs (también consideradas SIMT)



Clasificación de Flynn

- Multiple instruction, single data (**MISD**): múltiples secuencias de instrucciones y una única fuente de datos.





Clasificación de Flynn

- Multiple instruction, single data (MISD): múltiples secuencias de instrucciones y una única fuente de datos.
- Implementación: múltiples unidad de ejecución operando sobre datos en una única memoria
- Ejemplos Aplicación:
 - Computación altamente redundante (sistemas que requieren alta tolerancia a fallas) ¹.
 - Búsqueda de patrones ^{2, 3}.

¹ Spector, A.; Gifford, D. (September 1984). "The space shuttle primary computer system". Communications of the ACM. 27 (9): 872–900. doi:10.1145/358234.358246


² Arne Halaas, Børge Svingen, Magnar Nedland, Pål Sætrom, Ola Snøve, Jr., and Olaf René Birkeland. 2004. A recursive MISD architecture for pattern matching. IEEE Trans. Very Large Scale Integr. Syst. 12, 7 (July 2004), 727-734.

³ Algunos autores afirman que éstas arquitecturas no se ajustan a ninguna de los tipos de Flynn.



Clasificación de Flynn

- Multiple instruction, multiple data (**MIMD**): múltiples secuencias de instrucciones y múltiples fuentes de datos.




Ejemplo: SMP, NUMA



Clasificación de Flynn

- **Multiple instruction, multiple data (MIMD):**



Ejemplo: Cluster



Tipos de sistemas paralelos

Clasificación de Flynn

- Multiple instruction, multiple data (MIMD):
 - Implementaciones:
 - Memoria compartida: SMP, NUMA.
 - Cada procesador tiene su memoria (Memoria Distribuida): Cluster.

Nota 1: Un procesador superescalar NO es un ejemplo de MIMD, ya que, si bien puede ejecutar varias instrucciones al mismo tiempo, estas instrucciones forman parte de la misma secuencia de instrucciones. Puede ser SISD o SIMD (SIMD si soporta instrucciones vectoriales como MMX o SSE)

Nota 2: En los procesadores multithreading, todos los hilos que se ejecutan al mismo tiempo deben ser parte del mismo proceso, por lo que deben compartir recursos (como memoria caché, espacio de memoria, etc.). Por lo que puede suponerse que los hilos provienen del mismo “programa”. Por lo tanto, estos procesadores son del tipo SISD o SIMD.




Figura basada en Computer Organization and Architecture 10th Edition William Stallings (pag. 616)



Clasificación de Flynn

- **SIMT** (Single Instruction, Multiple Threads): Muchos hilos ejecutando la misma tarea de modo sincronizado.
 - Si trabaja sobre diferentes datos, mucha similitud con SIMD.
- Procesadores **vectoriales** o **matriciales**: Trabajan con vectores y matrices.
 - Muchos autores sugieren que son SIMD.



Multithreading (Multi hilo)

Ventaja del uso de hilos

- Facilidad para escribir un programa, ya que:
 - El problema puede dividirse en sub-problemas, resolviendo cada sub-problema con diferentes hilos.
 - Pueden usarse llamadas al sistema bloqueantes.
 - Ejemplos de aplicaciones que son más eficientes gracias a los hilos: aplicaciones cliente-servidor, sistemas distribuidos, interfaces de usuario, aplicaciones productor-consumidor, etc.
 - **Permiten crear aplicaciones paralelas con memoria compartida.**

- **Hacer uso más eficiente de arquitecturas que permiten la ejecución de instrucciones en paralelo** (superescalar o multinúcleo).



Esta es la ventaja que nos interesa en esta materia




Multithreading simultaneo sobre procesador de un núcleo

- Procesador **superescalar** que toma varias instrucciones de **diferentes hilos**, para incrementar la independencia entre instrucciones a ejecutar al mismo tiempo.
- **Incrementa más el speedup**. Mejor performance para tratar con dependencias de datos y accesos a memoria.

F1	D1	ADD1	ADD2					
F2	D2	LD (Acceso a memoria)						
	F1	D1	MUL1	MUL2	MUL3			
	F2	D2	ADD1	ADD2				
		F1	D1	ADD1	ADD2			
		F1	D1	MUL1	MUL2	MUL3		



Multithreading simultaneo sobre procesador de un núcleo






UNCUYO
UNIVERSIDAD
NACIONAL DE CUYO



**FACULTAD
DE INGENIERÍA**

La microarquitectura Kaby Lake (i3, i5 e i7 año 2017) y posteriores de Intel responde a este diseño (Hyperthreading)

El SO ve 2 núcleos lógicos




1	A	A	A	B	B	B		
2	A	A	A	A	A	A	B	
3	A	A	A	B	B	B	B	B
4	A	A	A	A	A	A	B	B
5	A	A	B	B	B	B		
6	A	B	B	B	B	B	B	

Secuencia de entrada a unidades de ejecución

Licenciatura en Ciencias de la Computación



Pipeline





**La microarquitectura del ARM Cortex
A75 (año 2017) responde a este diseño**

El SO ve 4 núcleos lógicos




**Secuencia de entrada a
unidades de ejecución**

**Instrucciones
hilo A (núcleo
1)**

**Instrucciones
hilo B (núcleo
2)**

**Instrucciones
hilo C (núcleo
3)**



**Instrucciones
hilo D (núcleo
4)**





Multithreading (Multi hilo)

Ejemplo de funcionamiento con procesador superescalar de dos vías, con problema de dependencia de datos RAW




Si se combina con ejecución fuera de orden, podría no perderse ningún ciclo, ya que en lugar de ejecutar la segunda instrucción del primer hilo (que tiene problemas de dependencia), podría ejecutarse la tercera antes de la segunda.



Multithreading (Multi hilo)


Ejemplo de funcionamiento con procesador superescalares de dos vías, acceso a memoria Caché L1 y 4 hilos

Load dato desde
Caché L1



3 ciclos, 2 instrucciones finalizadas


Load dato desde
Caché L1



3 ciclos, 5 instrucciones finalizadas



Ejemplo de funcionamiento con procesador superescalar de dos vías, acceso a memoria Caché L1, 4 hilos y ejecución fuera de orden.



Notas:

- 1) En el ciclo 5 tenemos 3 instrucciones en ejecución. Esto es posible si las instrucciones utilizan unidades de ejecución diferentes.
- 2) En el ciclo 6 hay tres instrucciones escribiendo resultados en memoria, esto es posible si al menos una no escribe en memoria (es decir, uno de los resultados queda en registros).
- 3) En un procesador fuera de orden, si la instrucción 2 del hilo 2 depende de la instrucción 1, el procesador podría ejecutar la instrucción 3 antes de la 2.



UNCUYO
UNIVERSIDAD



FACULTAD
DE INGENIERÍA

Colección de productos

Nombre de código

Segmento vertical

Número de procesador

Litografía 

Licenciatura en Ciencias de la

Intel® Core™ i7 processors (14th gen)

Products formerly Raptor Lake

Embedded

i7-14701TE

Intel 7

Especificaciones de la CPU

Cantidad de núcleos 

8 

Cantidad de Performance-cores

8

Cantidad de Efficient-cores

0

Total de subprocesos 

16 



Paralelismo a nivel de hilos: Librería thread de C++

- Permite crear y administrar hilos. Muy similar a threading de Python
 - Es necesario agregar: `#include <thread>`
 - Java: clase **java.lang.Thread**
- Los hilos deben escribirse como funciones.
- Crear hilo:

```
void codigo_hilo1(){  
    Declaración de la función  
}
```

} Función que implementa el hilo

- Crear y comenzar ejecución del hilo:

```
std::thread hilo1(codigo_hilo1, argumento1, argumento2);
```



Paralelismo a nivel de hilos: Librería thread de C++

- Implementación típica en programas paralelos: lista o arreglo de hilos.
- Esperar a que un hilo finalice para continuar con el programa:
hilo_hijo.join()
 - El programa principal o hilo padre se bloqueará en dicha instrucción hasta que el hilo *hilo_hijo* termine su ejecución.



Temas

Tipos de sistemas paralelos (Clasificación de Flynn)

Paralelismo a nivel de instrucción

Paralelismo a nivel de hilos (Procesadores multihilo simultáneo)

Paralelismo a nivel de núcleos

Arquitecturas multi núcleo simétricas

Arquitecturas multi núcleo heterogéneas con igual ISA o con ISA diferentes

Sistemas CPU-GPU, CPU-DSP. GPGPU. Introducción a CUDA y OpenCL

Sistemas operativos para multiprocesadores.

Paralelismo a nivel de computadoras (Cluster)

➔ **Paralelismo a nivel de datos (SIMD)**

Sistemas RAID

Performance y escalabilidad

Speedup y eficiencia


Modelos de problemas paralelizables

Paralelismo en el software




Procesadores Vectoriales y SIMD

Procesadores
vectoriales
actuales (SIMD)






Procesadores Vectoriales y SIMD: Implementaciones




Pipelined ALU



Parallel ALUs



Ejemplo implementación suma punto flotante






**Computación vectorial:
Ejemplos: extensiones SIMD de x86**

- **SSE** (Streaming SIMD Extensions). 1999, mejora a la extensión MMX.
 - Última versión: SSE 4 (2006).
 - Agrega 70 instrucciones (la mayoría de punto flotante) y nuevos registros de 128 bits (conjunto de registros XMM).
- **AVX** (Advanced Vector Extensions). Propuesto en 2008, implementado en 2011.
 - Agrega registros de 256 bits (denominados XMM0-XMM15 a YMM0-YMM15).
 - Sistemas Operativos compatibles: Linux 2.6.30 (2009), Windows 7.
- **AVX512F** (2016).
 - Agrega registros de 512 bits.
- **AMX** (Advanced Matrix Extensions).
 - Propuesto en 2020. Primera implementación: Microarquitectura Sapphire Rapids (Procesadores Xeon para servidores), Enero de 2023.



Ejemplos: extensiones SIMD de x86

`vpmuldq ymm0, ymm2, ymm1` (extensión AVX2. Multiplica enteros de 32 bits con signo).



```
//g++ -mavx ejemplo.cpp -o ejemplo.o
```

```
#include <stdio.h>
```

```
#include <iostream>
```

```
#include <immintrin.h>
```

```
using namespace std;
```

```
int main() {
```

```
    // Crear dos vectores
```

```
    __m128 a = _mm_set_ps(4.1, 3.0, 2.0, 1.0);
```

```
    __m128 b = _mm_set_ps(8.1, 7.0, 6.0, 5.5);
```

```
    // multiplicar los vectores
```

```
    __m128 c = _mm_mul_ps(a, b);
```

```
    // Imprimir los resultados
```

```
    cout << "vector a [ " << a[3] << "," << a[2] << "," << a[1] << "," << a[0] << " ]" << endl;
```

```
    cout << "vector b [ " << b[3] << "," << b[2] << "," << b[1] << "," << b[0] << " ]" << endl;
```

```
    cout << "vector c [ " << c[3] << "," << c[2] << "," << c[1] << "," << c[0] << " ]" << endl;
```

```
    return 0;
```

```
}
```

Ejemplo con la instrucción **mulps**, extensión SSE.

De la página de Intel:

Synopsis

```
__m128 _mm_mul_ps (__m128 a, __m128 b)
```

```
#include <xmmintrin.h>
```

Instruction: `mulps xmm, xmm`

CPUID Flags: SSE

Description

Multiply packed single-precision (32-bit) floating-point elements in `a` and `b`, and store the results in `dst`.

pablo@pablo-HP-1000-Notebook-PC:~\$ cat /proc/cpuinfo

```
processor      : 0
vendor_id     : GenuineIntel
cpu family    : 6
model         : 58
model name    : Intel(R) Core(TM) i3-3110M CPU @ 2.40GHz
stepping      : 9
microcode     : 0x21
cpu MHz       : 1197.366
cache size    : 3072 KB
physical id   : 0
siblings      : 4
core id       : 0
cpu cores     : 2
apicid        : 0
initial apicid : 0
fpu           : yes
fpu_exception : yes
cpuid level   : 13
wp            : yes
flags          : fpu vme de pse tsc msr pae mce cx8 apic sep mtr
h dts acpi mmx fxsr sse sse2 ss ht tm pbe syscall nx rdtscp lm cc
s rep_good nopl xtopology nonstop_tsc cpuid aperfmperf pni pclmul
st tm2 ssse3 cx16 xtpr pdcm pcid sse4_1 sse4_2 x2apic popcnt tsc_
```



```
pablo@pablo-HP-1000-Notebook-PC:~$ g++ -mavx ejemplo.cpp  
-o ejemplo.o  
pablo@pablo-HP-1000-Notebook-PC:~$ ./ejemplo.o  
vector a [ 4.1 , 3 , 2 , 1 ]  
vector b [ 8.1 , 7 , 6 , 5.5 ]  
vector c [ 33.21 , 21 , 12 , 5.5 ]  
pablo@pablo-HP-1000-Notebook-PC:~$
```





UNCUYO
UNIVERSIDAD
NACIONAL DE CUYO



**FACULTAD
DE INGENIERÍA**


Licenciatura en Ciencias de la Computación





Ejemplo procesadores SIMD: Extensión NEON de ARM


- Extensión NEON en ARM-64 bits: 32 registros de 128 bits (V0 a V31) (utilizados también por instrucciones escalares con números de punto flotante)
- Extensión NEON en ARM-32 bits: Se combinan registros de 64 bits para formar registros de 128 bits que se comportan como la extensión NEON para ARM-64 bits.



} **Instrucciones
escalares**



Ejemplo procesadores SIMD: Extensión NEON de ARM






Ejemplo procesadores SIMD: Extensión NEON de ARM


Nombre Registro
Numero de datos
Longitud de cada dato

ADD V0.4H, V1.4H, V2.4H
(V0=V1+V2)






Ejemplo procesadores SIMD: Extensión NEON de ARM




SADDL V0.4S, V1.4H, V2.4H




SADDW V0.4S, V1.4H, V2.4S



Ejemplo procesadores SIMD: Extensión NEON de ARM



SUBHN V0.4H, V1.4S, V2.4S



ADDP V0.4S, V1.4S, V2.4S
(pairwise operations)



Bibliografía:

- William Stallings, "Computer Organization and Architecture", 10° edición, editorial Pearson, año 2016.
- Tanenbaum and Bos, "Modern Operating Systems", 4° edición, editorial Pearson, año 2015.
- Kai Hwang, "Advanced Computer Architecture, Parallelism, Scalability, Programmability", 2° edición, editorial Mc Graw-Hill, año 2011.
- Hesham and Mostafa, "Advanced Computer Architecture and Parallel Processing", 1° edición, editorial Wiley, año 2005.
- ARM, "ARM Cortex-A Series Programmer's Guide for ARMv8-A", Version 1.0, año 2015